近日，在比利时安特卫普举办的 将来峰会上，IMEC(微电子探究 核心)公布报告，探讨了直至2036年左右的半导体工艺、技术路线图 。

IMEC是一家成立于1984年的权威半导体探究机构，位于欧洲，探究方向包含微电子、纳米技术、信息通信系统技术(ICT)、芯片制程技术、元件整合、纳米技术、微系统和元件、封装等各个方面 。

IMEC的名气不如Intel、ARM、ASML、台积电、三星、中芯国际等等芯片设计、创造商，但同样是分量级发烧友，尤其是在 根底技术探究、行业 标准化方面 表演着至关主要的角色，与上述巨头都有紧密合作，还在与ASML合作推进EUV光刻技术 。

在 念叨路线图之前，首先解释丝毫，X纳米工艺行业都标注为“Nx”(nanometer)，而在纳米之后将是“埃米”，标注为“Ax” 。事实上，2nm之后就开始 使用埃米了，A14就等于1.4nm 。

IMEC预估的路线图上，每一代工艺 巩固 间隔两年 工夫推进，但当前看应该是初步投产 工夫，而非量产商用 工夫， 比方N3 3nm，路线图上标注2022年，但今年是看不到实际产品的 。

之后将陆续是N2、A14、A10、A7、A5、A3、A2，最终的A2也便是0.2nm，估计在2036年左右实现 。

固然，不同厂商的路线图是不一样的， 比方Intel还有一个A18，台积电则跳过了N3 。

在晶体管技术层面，IMEC认为，现有的FinFET不得不维持到N3工艺，之后的N2、A14将转向GAA围绕栅极、Nanosheet纳米片技术，而再往后的A10、A7会改用Forksheet 。

A5时代开始必须 使用CFET互补场效应晶体管，而到了A2工艺，还要加入Atomic原子通道 。

自然，每一家厂商的技术路线也不一样，哪个工艺节点上 利用什么技术，也都有各自的考虑 。

值得一提的是，关于栅极间距(Meta Pitch)这一 衡量工艺先进性的主要指标， 将来进一步缩减将越发 困苦，A10工艺 能够达到16nm，A7工艺不得不到16-14nm，之后的A5、A3、A2工艺都停留在16-12nm 。

IMEC统计历史数据后发现，52年过去了，从晶体管数量角度看，摩尔定律依旧坚挺，而当前的晶体管数量之王属于苹果M1 Ultra，通过双芯封装达到了1140亿个 。

不过，芯片设计成本确 着实飙升，16/14nm工艺需求1亿美元出头，10nm工艺大概1.8亿美元，7nm工艺猛增到近3亿美元，5nm工艺则是大概5.5亿美元， 将来 确定会 接续暴涨 。

免责声明：凡标注转载/编译字样内容并非本站原创，转载目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。