DDR5内存的问世，让更多人开始关注内存产品在频率上的更新换代，动不动5000MHz起步的高频设计，确 着实数值上给人以震撼和惊艳，也 仿佛成为了很多消费者选购内存产品的不二 标准 。从而 忽视了在内存产品中，一个极为重要的参数设计，即时序 。

也就是各大内存产品上标注的“40-40-40-77”的一连串数值，有高有低 。不同产品的数值，还会浮现卓著的差别， 几乎一个产品一个数值；面对这一连串 法令不定的数值，很少有人会关注它们的差别和探究它们到底是啥作用，今日咱们就来盘一盘内存时序 。

01 时序到底是什么？

内存时序，一言以蔽之指的是内存在 解决各种 使命操作时遇到的固有延迟的一种数值 形容，或者更 性质更白话丝毫，时序指的是内存 解决工作和操作时的具体延迟 工夫，从这个定义上而言，时序自然是越小越好；

同时，影响内存延迟，或者说 形容延迟的时序 品种有很多，我们 通例产品上列出的4种，是对内存影响最大，最为卓著的 部分 。

内存时序

它们分别都有着特定的代号，依照顺序分别为CL、tRCD、tRP、tRAS，这四个代号全是缩写，第一个CL，即CAS Latency，它 形容的是内存列地址 拜访的延迟 工夫，这也是时序中最重要的参数；第二个tRCD，即RAS to CAS Delay，是指内存行地址传输到列地址的延迟 工夫；第三个tRP，即RAS Precharge Time， 示意内存行地址选通脉冲预充电 工夫；第四个tRAS，即RAS Active Time， 形容的是行地址激活的 工夫 。

02 时序是如何影响工作

了解了重要的时序 含意之后，我们还需求清楚内存和CPU中间的联结原理， 能力真正清楚重要时序关于内存性能的影响 。

通常状况下，CPU的工作流程是下达一个寻址指令，内存会 快捷查找和寻址存在缓存内的文件，我们将寻址的过程 设想成在一个有列有行的围棋格上 。

当CPU下达查找A文件时，内存需求要先确定数据具体在围棋格子中的哪一行，那么时序的第二个参数tRCD就代表这个 工夫， 容易来说就是是内存收到行的指令后，需求期待多长期 能力 拜访这一行 。值得 留神的是，因为每一行中数据量非常庞杂，在内存第一步工作中 无奈精确定位，不得不是预估， 因而还需求第二步 能力 实现指令 。

当内存确定了A文件在哪一行之后，就需求确认数据在哪一列，惟独当行和列所有都确定后， 能力锁定A文件的具体地址；而确定列的期待 工夫，就是时序中CL，换言之就是内存确定行数之后，还需求多久 能力 拜访具体的列 。

至于第三个参数，指的是确认了第一行数值后，再确定另外一行所需求期待的 工夫( 工夫周期) 。

第四个tRAS 部分，则是指整个内存 实现命令后的总和，它的数值约等于前三个数值的总和，固然时序越高的状况下，他们的差别越 硕大 。

03 D4和D5的时序对照

下面我们就通过DDR4和DDR5两种不同内存的时序，探究D4和D5内存的差别 。

“40-40-40-77”是某品牌5200MHz的D5产品时序设计，“16-16-16-36”则是该品牌4000MHz的D4产品时序设计 。

从时序上来看，二者近乎存在2倍多的数值差别， 固然在绝对频率上D5内存有着卓著 晋升，可在延迟上严峻拉跨，无疑关于消费者的实际 使用产生 定然影响 。

这也就是为何很多D5内存，临时并没有被大量发烧友 承受的缘由 。

频率的增进并不能卓著 晋升消费者体验，而过高的延迟却如同定时炸弹，不经意间对消费者体验产生影响，想要更高频率，同时减低时序，可能是今后内存行业向来需求探究的重要课题 。