在IEDM2024上，英特尔代工的技术探究团队 展示了晶体管和封装技术的开辟性进展，有助于满足 将来AI算力需求 。

本文 引用地址：

IEDM 2024(2024年IEEE国际电子器件会议)上，英特尔代工 展示了多项技术 打破，助力推进半导体行业在下一个十年及更 深远的进展 。具体而言，在新 材料方面，减成法钌互连技术(subtractive Ruthenium)最高可将线间电容减低25%[1]，有助于改善芯片内互连 。英特尔代工还领先汇报了一种用于先进封装的异构集成解决 方案， 能够将吞吐量 晋升高达100倍[2]，实现超 快捷的芯片间封装(chip-to-chip assembly) 。此外，为了进一步推进全围绕栅极(GAA)的微缩，英特尔代工 展示了硅基RibbionFET CMOS (互补金属氧化物半导体)技术，以及用于微缩的2D场效应晶体管(2D FETs)的栅氧化层(gate oxide)模块，以 遍及 设施性能 。

随着行业朝着到2030年在单个芯片上实现一万亿个晶体管的 指标前进，晶体管和互连微缩技术的 打破以及 将来的先进封装 威力正变得十分 要害，以满足人们对能效更高、性能更强且成本效益更高的计算 利用(如AI)的需求 。

我们还需求探究新型的 材料，来 加强英特尔代工的PowerVia 反面供电技术在缓解互连瓶颈，实现晶体管的进一步微缩中的作用 。这关于 延续推进摩尔定律、推进面向AI时代的半导体创新至关主要 。

英特尔代工已经探究出数条路径，以解决采纳铜 材料的晶体管在开发 将来制程节点时可 预感的互连微缩 制约，改良现有封装技术，并 接续为GAA及其它 有关技术定义和规划晶体管路线图：

●? ?减成法钌互连技术：为了 晋升芯片性能，改善互连，英特尔代工 展示了减成法钌互连技术 。通过采纳钌这一新型、 要害、 代替性的金属化 材料，利用薄膜电阻率(thin film resistivity)和空气间隙(airgap)，实现了在互连微缩方面的重大 遍及 。英特尔代工领先在研发测试 设施上 展示了一种可行、可量产、 存在成本效益的减成法钌互连技术[3]，该工艺引入空气间隙，无需通孔 四周高昂的光刻空气间隙区域(lithographic airgap exclusion zone)，也 能够幸免 使用 取舍性蚀刻的自对准通孔(self-aligned via) 。在间距小于或等于 25 纳米时，采纳减成法钌互连技术实现的空气间隙使线间电容最高减低 25%，这表明减成法钌互连技术作为一种金属化 方案，在密切间距层中 代替铜镶嵌工艺的优势 。这一解决 方案有望在英特尔代工的 将来制程节点中得以 利用 。

●? ? 取舍性层转移(Selective Layer Transfer, SLT)：为了在芯片封装中将吞吐量 晋升高达100倍，进而实现超 快捷的芯片间封装，英特尔代工首次 展示了 取舍性层转移技术，这是一种异构集成解决 方案， 能够以更高的灵便性集成超薄芯粒，与传统的芯片到晶圆键合(chip-to-wafer bonding)技术相比， 取舍性层转移让芯片的尺寸 能够变得更小，纵横比变得更高 。这项技术还带来了更高的 性能密度，并可 联合混合键合(hybrid bonding)或 交融键合(fusion bonding)工艺，提供更灵便且成本效益更高的解决 方案，封装来自不同晶圆的芯粒 。该解决 方案为AI 利用提供了一种更高效、更灵便的架构 。

●? ?硅基RibbonFET CMOS晶体管：为了将RibbonFET GAA晶体管的微缩推向更高水平，英特尔代工 展示了栅极长度为6纳米的硅基RibbonFET CMOS晶体管，在大幅缩小栅极长度和削减沟道厚度的同时，在对短沟道效应的 克制和性能上达到了业界领先水平 。这一进展为摩尔定律的 要害基石之一——栅极长度的 延续缩小——铺平了 路径 。

●? ?用于微缩的2D GAA晶体管的栅氧化层：为了在CFET(互补场效应晶体管)之外进一步加快GAA技术创新，英特尔代工 展示了其在2D GAA NMOS(N 型金属氧化物半导体)和PMOS(P 型金属氧化物半导体)晶体管创造方面的探究， 侧重于栅氧化层模块的研发，将晶体管的栅极长度微缩到了30纳米 。该探究还报告了行业在2D TMD(过渡金属二硫化物)半导体领域的探究进展，此类 材料 将来有望在先进晶体管工艺中成为硅的 代替品 。

在300毫米GaN(氮化镓)技术方面，英特尔代工也在 接续推进其开辟性的探究 。GaN是一种新兴的用于功率器件和射频(RF)器件的 材料，相较于硅，它的性能更强，也能 承受更高的电压和温度 。在300毫米GaN-on-TRSOI(富陷阱绝缘体上硅)衬底(substrate)上，英特尔代工创造了业界领先的高性能微缩 加强型GaN MOSHEMT(金属氧化物半导体高电子 迁徙率晶体管) 。GaN-on-TRSOI等工艺上较为先进的衬底， 能够通过削减信号损失， 遍及信号线性度和基于衬底背部 解决的先进集成 方案，为功率器件和射频器件等 利用带来更强的性能 。

此外，在IEDM 2024上，英特尔代工还分享了对先进封装和晶体管微缩技术 将来进展的愿景，以满足包含AI在内的各类 利用需求，以下三个 要害的创新着力点将有助于AI在 将来十年朝着能效更高的方向进展：

●? ?先进内存集成(memory integration)，以 肃清容量、带宽和延迟的瓶颈；

●? ?用于优化互连带宽的混合键合；

●? ?模块化系统(modular system)及相应的衔接解决 方案

同时，英特尔代工还发出了行动号召，开发 要害性和 打破性的创新， 延续推进晶体管微缩，推进实现“万亿晶体管时代” 。英特尔代工概述了对 能够在超低电压(低于300毫伏)下运行的晶体管的研发，将如何有助于解决日益严峻的热瓶颈，并大幅改善功耗和散热 。

[1]? ?技术论文《利用空气间隙的减成法钌互连技术》，作者：Ananya Dutta、Askhit Peer、Christopher Jezewski

[2]? ?技术论文《 取舍性层转移：业界领先的异构集成技术》(作者：Adel Elsherbini、Tushar Talukdar、Thomas Sounart)

[3]? ?技术论文《利用空气间隙的减成法钌互连技术》，作者：Ananya Dutta、Askhit Peer、Christopher Jezewski

免责声明：凡标注转载/编译字样内容并非本站原创，转载目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。